

- (11) Japanese Patent Laid-Open No. 70897/1992
- (43) Laid-Open Date: March 5, 1992
- (21) Application No. 185029/1990
- (22) Date of Filing: July 12, 1990
- (71) Applicant: NEC Corp.

RECFIVED

SEP 3 0 2003

Technology Center 2600

SPECIFICATION

Title of the Invention

Driving Circuit of Liquid Crystal Display Panel and Its Driving Method

Claims

1. A driving circuit of a liquid crystal display panel which has a plurality of pixels comprising a plurality of FET switching devices and a plurality of liquid crystal display devices arranged in a matrix form and in which sources of said FET switching devices arranged in one horizontal line are all are connected to a common source and gates of said switching devices arranged in one vertical line are all are connected to a common gate line, characterized by comprising: a source driving circuit having a vertical transfer register for selecing and supplying vertically arranged switching devices in the above common source line of the above liquid crystal display panel using as a source signal a ramp pulse which

is generated by a ramp pulse generating circuit device; and a gate driving circuit having a horizontal transfer register for selectively generating a digital image signal which is generated by an A/D converting circuit and a plurality of pulse width modulating circuits each for supplying a gate signal of a pulse width corresponding to said digital image signal to said common gate line.

2. A driving method of a liquid crystal display panel, characterized by comprising the steps of: selectively supplying a ramp pulse in the vertical direction to a common source line which is common to each of a plurality one horizontal line in switching devices of FET constructing a plurality of pixels arranged in a matrix and selecting a pulse width modulation signal corresponding to an A/D converted digital image signal in the horizontal direction and supplying it to a common gate line which is common to every of the said FET switching devices in one vertical line.

Detailed Description of the Invention
[Industrial Field of Application]

The present invention relates to a driving circuit of a liquid crystal display panel and its driving method.

[Prior Art]

A liquid crystal display panel of an active matrix

FROM S. E. L. CO. , LTD. 2F NO1

type has pixels comprising switching devices and liquid crystal display devices arranged in a matrix form.

Fig. 3 is a circuit diagram of an example of a driving circuit of a conventional liquid crystal display panel.

A liquid crystal display panel 7 has a plurality of pixels characterized by a plurality of FET switching devices Qla ... and a plurality of liquid crystal display devices Cla ... arranged in a matrix form. Gates of the switching devices Qla, Qlb, ... arranged in a matrix form in the same horizontal line are connected to a common gate line lla ... and sources of the switching devices Qla, Q2a, ... arranged in a matrix form in the same vertical line are connected to a common source line l2a, l2b,

Gate terminals Ga, Gb, ... are connected to the common gate lines 11a, 11b, ..., respectively, and source terminals Sa, Sb, ... are connected to the common source lines 12a, 12b, ..., respectively.

A driving circuit of the liquid crystal display panel comprises: a source driving circuit 20s for supplying a sampling signal of an image signal v1 to the corresponding source terminals Sa, Sb, ...; and a gate driving circuit 20g for supplying a vertical selection signal v11a or v11b of a vertical transfer register 6a to the corresponding gate terminal Ga, Gb,

Fig. 4 is a voltage waveform chart of respective

portions for explaining the operation of the circuit of Fig. 3.

The common gate line 11a, 11b, ..., of the liquid crystal display panel 7 is selected by the vertical transfer register 6a of the gate driving circuit 20g, thereby turning on the horizontal switching devices (Q1a and Q1b) of the liquid crystal display panel 7.

An image signal va to be displayed on the liquid crystal display panel 7 is charged into a holding capacitor C10a, C10b, ..., by switches Q10a, Q10b, ..., of a sample and hold circuit 10a or 10b selected by the horizontal transfer register 1a of the source driving circuit 20s.

The charged image sampling signal allows the common source line 12a or 12b of the liquid crystal display panel 7 to be charged through a buffer amplifier 9a or 9b and allows the liquid crystal display device Cla, Clb, ..., to be charged through the horizontal switching device Q1a, Q1b, ..., of the liquid crystal panel selected by the vertical transfer register 6a, thereby performing a display.

In the above-mentioned driving circuit of the conventional liquid crystal display panel, since the image signal has to be sampled once and be then supplied to the common source line of the liquid crystal display panel, the source driving circuit to supply the signal to the source

[Problems that the Invention is to Solve]

line needs the sample and hold circuits and the output buffer circuits which can generate a precise analog voltage.

For example, with the current MOS LSI technique, it is difficult to realize a source driving circuit IC so as to have an output variation of \pm tens of mV or less.

There is such a drawback that when the source driving circuit has a variation of \pm tens of mV, the liquid crystal display panel displays unevenness.

[Means for Solving the Problems]

According to the invention, a driving circuit of a liquid crystal display panel, which has a plurality of pixels comprising a plurality of FET switching devices and a plurality of liquid crystal display devices arranged in a matrix form and in which sources of the FET switching devices arranged in one horizontal line are all are connected to a common source and gates of the switching devices arranged in one vertical line are all are connected to a common gate line, comprises: a source driving circuit having a vertical transfer register for selectively supplying vertically arranged switching devices in the above common source line of the liquid crystal display panel a ramp pulse which is generated by a ramp pulse generating circuit; and a gate driving circuit having a horizontal transfer register for selectively generating a digital image signal which is generated by an A/D

converting circuit and a plurality of pulse width modulating circuits each for supplying a gate signal of a pulse width corresponding to the digital image signal to the common gate line.

A driving method of a liquid crystal display panel of the invention comprises the steps of: selectively supplying a ramp pulse in the vertical direction to a common source line which is common to each of a plurality of FET switching devices in one horizontal line constructing a plurality of pixels arranged in a matrix form; and selecting a pulse width modulation signal corresponding to an A/D converted digital image signal in the horizontal direction and supplying it to a common gate line which is common to every in one vertical line of the said FET switching devices.

[Embodiment]

The invention will now be described with reference to the drawings.

Fig. 1 is a circuit diagram of an embodiment of the invention.

A driving circuit of a liquid crystal display panel comprises: a gate driving circuit 20G for selecting a pulse width modulation signal corresponding to an image signal in the horizontal direction and supplying it to a gate terminal GA, GB, ..., of a liquid crystal display panel 8;

and a source driving circuit 20s for selecting a ramp pulse in the vertical direction and supplying it to a source terminal SA, SB, ..., of the panel 8.

In the liquid crystal display panel 8, as opposed to the conventional liquid crystal display panel 7 in Fig. 3, the gate terminals GA, GB, are connected to vertical transfer register 6 and the source terminals SA, SB, ... are connected to the horizontal transfer register 1; the connections have been interchanged.

The gate driving circuit 20G has: an A/D converting circuit 10 for receiving an image signal v9 and generating a digital image signal v2; the horizontal transfer register 1 for receiving the digital image signal v2 and supplying multibit data to a latch circuit 2a, 2b, ...; the latch circuits 2a, 2b, ..., each for receiving the multibit data and a latch signal v3 and latching data corresponding to the level of the image signal v9; and pulse width modulating circuits 3a, 3b, ..., each for receiving a latch output and a pulse signal v4 for pulse width modulation and supplying a gate signal v1a or v1b of a pulse width corresponding to the level of the image signal v9 to the gate terminals GA, GB, ..., of the liquid crystal display panel 8 through an inverter 4a, 4b,

The source driving circuit 20S has: a ramp pulse generating circuit 5 for supplying a ramp pulse vi to

sources of all of FET vertical switches Qa, Qb, ...; and a vertical transfer register 6 for applying a gate voltage v7a, v7b, ..., to one selected source terminals SA, SB ... through the vertical switches Qa, Qb,

The operation of the circuit will now be described. As shown in Fig. 2, the image signal v9 to be displayed is converted to the digital image signal v2 by the A/D converting circuit 10 of the gate driving circuit 20G. The digital image signal v2 of one horizontal scan is transferred in the horizontal direction by the horizontal transfer register 1 by inputting the clock signal v1 and is then latched in the latch circuit 2a, 2b,

As for the latched image data, a pulse width signal corresponding to the size of the image data is generated by the pulse width modulating circuit 3a, 3b, ..., thereby generating the output voltage vla, vlb, ..., from the output buffer 4a, 4b,

The output buffers 4a, 4b, ... supply the output voltage v1a, v1b, ..., to the gate terminal GA, GB, ... corresponding to the pixel of the liquid crystal display panel 8, thereby turning on the FET switching terminals Q1a, Q2a,

On the other hand, the ramp voltage vi generated by the ramp generating circuit of the source driving circuit 20s is applied to a liquid crystal display device Cla, Clb, ..., through the FET switches Qa, Qb, ..., selected by the

vertical transfer register 6 from the source terminals SA, SB, ..., in the vertical direction of the liquid crystal display panel 8.

At that time, the switching terminal Qla, Qlb, ..., connected to the one source line selected 12a, 12b ..., for example, the source line 12a is turned on while the buffer voltages vla, vlb, ..., are applied to the common gate lines 11a, 11b, While the buffer voltages vla, vlb, ..., is applied to the switching terminals Qla, Qlb, ..., the switching terminal is turned on, the liquid crystal display element Cla, clb, ..., connected to the drain of the switching devices Qla, Qlb, ..., is charged by applying the ramp voltage vi through the switching devices.

when the pulse gate voltages vla, vlb, ..., applied to the common gate lines 12a, 12b ..., are turned off, the switching terminals Qla, Qlb ..., also turn off and hold the voltage at the level just before the OFF state.

It is sufficient to charge the liquid crystal display elements Cla, Clb, ..., corresponding to the pixel of the liquid crystal display panel 8 for one horizontal scanning period, for example, 60 µs. Since variation in pulse widths of the pulse-width modulated output pulses vla, vlb ... is in the tens of ns, a variation in voltages to be charged in the liquid crystal display elements is several thousand times less than of the input voltage, so that a

variation in luminance of the liquid crystal display panel is reduced to a level comparable with that by the conventional sample and hold circuit.

[Effects of the Invention]

As mentioned above, according to the invention's driving circuit of the liquid crystal display panel and its driving method, the gates of the switching devices in the same horizontal line of the liquid crystal display panel having pixels constructed by the switching devices and the liquid crystal display elements arranged in a matrix form are connected by a common gate line, the sources of the switching devices in the same vertical line are connected by a common source line, a pulse whose pulse width has been modulated in correspondence to the level of an image signal is supplied to the common gate line by the gate driving circuit, a ramp voltage is applied to only the common source line selected by the vertical transfer register of the source driving circuit, and the liquid crystal display element is charged through the switching element connected to the source line, so that no IC requiring a high-precise analog device similar to the conventional device is needed in the driving circuit and the construction can be realized by using simple digital circuits. Consequently, image deterioration due to a variation in output voltages of the driving circuit can be prevented.

Brief Description of the Drawings

Fig. 1 is a circuit diagram of an embodiment of the present invention; Fig. 2 is a voltage waveform chart of respective portions for explaining the operation of the circuit of Fig. 1; Fig. 3 is a circuit diagram of an embodiment of a driving circuit of a conventional liquid crystal display panel; and Fig. 4 is a voltage waveform chart of respective portions for explaining the operation of the circuit of Fig. 3.

1 ... horizontal transfer register, 2a, 2b ... latch circuits, 3a, 3b ... pulse width modulating circuits, 4a, 4b ... output buffers, 5 ... ramp pulse generating circuit, 6 ... vertical transfer register, 7 ... liquid crystal display panel, 8 ... liquid crystal display panel, 9a, 9b ... output buffers, 10 ... A/D converting circuit, Qa, Qb ... selecting switches, Qla, Qlb, Q2a, Q2b ... switching elements, Q10a, Q10b ... switches, C1a, C1b, C2a, C2b ... liquid crystal display elements, C10a, C10b ... holding capacitors, 11a, 11b ... common gate lines, 12a, 12b ... common source lines, T1 ... clock input terminal, T2 ... data signal input terminal, T3 ... latch signal input terminal, T4 ... pulse signal input terminal for pulse width modulation, T5 ... clock input terminal, T6 ... start signal input terminal, T7 ... image signal input terminal, V1 ...

clock signal voltage, v2 ... data signal voltage, v3 ... latch signal voltage, v4 ... pulse signal voltage for pulse width modulation, v5 ... clock signal voltage, v6 ... start signal voltage, v9 ... image signal input voltage, vi ... output voltage of ramp pulse generating circuit, vla, vlb ... output voltages of output buffers, v2a, v2b ... output voltages of switches Qa and Qb, v8a, v8b ... gate voltages of switches Q10a, Q10b ... , v7a, v7b ... output voltages of vertical transfer register, v10a, v10b ... output voltages of output amplifiers 9a, 9b, ... , v1la, v1lb ... voltages of common gate lines 11a, 11b

[Fig. 1]

1 — Horizontal transfer register, 2a … Latch circuit, 3a …
Pulse width modulating circuit, 4a … Inverter, 5 … Ramp
pulse generating circuit, 6 … Vertical transfer register, 8
… Liquid crystal display panel, 10 … A/D converting circuit,
20G … Gate driving circuit, 20S … Source driving circuit
[Fig. 2]

v1 ... Clock signal, v2 ... Data signal, v3 ... Latch signal, v4 ... Pulse signal for pulse width modulation, v1a ... Voltage of output buffer 4a, v1b ... Voltage of output buffer 4b, v6 ... Start signal, vi ... Ramp voltage, v7a ... Gate voltage of vertical selecting switch, v7b ... Gate voltage of vertical selecting switch, v7b ... Gate voltage of vertical selecting switch, v3a ... Voltage of liquid crystal display element C1a, v3b ... Voltage of liquid crystal display element C1b, v4a ... Voltage of liquid crystal display element C2a, v4b ... Voltage of liquid crystal display device C2b

[Fig. 3]

1a ... Horizontal transfer register, 6a ... Vertical transfer
register, 7 ... Liquid crystal display panel, 9a ... Buffer,
10a ... Sampling and holding circuit, 20g ... Gate driving
circuit, 20s ... Source driving circuit

[Fig. 4]

v1 ... Clock signal, v8a ... Gate voltage of switch Q10a, v8b ... Gate voltage of switch Q10b, v9 ... Input image signal, v10a

... Output voltage of output amplifier 9a, v10b ... Output voltage of output amplifier 9b, v11a ... Voltage of common gate line 11a, v11b ... Voltage of common gate line 11b

9日本国特許庁(JP)

①特許出願公開

◎公開特許公報(A) 平4-70897

Mint, Cl. 5

識別記号

庁内整理番号

四公開 平成4年(1992)3月5日

G 09 G G 02 F

3/36 1/133 1/136

550 500 8621-5G 8806-2K 9018-2K

審査請求 未請求 請求項の数 2 (全6頁)

公発明の名称

液晶表示パネルの駆動回路およびその駆動方法

頭 平2-185029 创特

頭 平2(1990)7月12日 ❷出

伊発明 者

の出 顧 人

日本電気株式会社

東京都港区芝5丁目7番1号 日本電気株式会社内 正

東京都港区芝5丁目7番1号

弁理士 内 原 個代 理 人

発明の名称

液晶表示パネルの駆動回路およびその駆動方法

特許請求の範囲

1.マトリックス状に配置された複数のFET スイッチ需子と複数の液晶表示素子を構えた複数 の画素を有し、前記PETスイッチ素子のソース をそれぞれ水平方向毎に共通ソース線に接続し、 かつ前記スイッチ業子のゲートをそれぞれ垂直方 向に共進ゲート線に接続した液晶表示パネルの部 記共通ソース様に、ランアパルス発生回路の出力 するランアパルスをソース倡号として垂直スイッ チ素子を制御して選択・供給する差別転送レジス・ タを有するソース駆動回路と、A/D交換回路の 出力するディジタル画像信号を選択・出力する水 平転送レジスタ及び存記ディジタル関係信号に対 応するパルス個のゲート信号を前記共通ゲート線 に供給する複数のパルス幅変調回路を有するゲー

ト駆動回路とを含むことを特徴とする液晶表示パ ネルの駆動回路.

2.マトリックス状に配置された複数の画業を 精成する複数のFETスイッチ素子の水平方向毎 に共通な共通ソース鍵に、ランアパルスを垂直方 向に選択して供給すると共に、A/D交換された ディジタル面像信号に対応するパルス幅型調信号 を水平方向に選択して前記FETスイッチ業子の **垂直方向毎に共進な共通ゲート線に供給すること** を特徴とする液晶表示パネルの駆動方法。

発明の詳細な説明

(産業上の利用分野)

本発明は、液晶表示パネルの駆動回路及びその 駆動方法に関する。

(従来の技術)

アクティブマトリックス型の液晶表示パネル は、マトリックス状に配置したスイッチ業子と液 **品表示電子から成る電素を有している。**

第3図は従来の液晶表示パネルの駆動回路を一

7)

特閒平4-70897(2)

例の回路図である.

ゲート掲Ga,Gb…はそれぞれ共進ゲート級 81a.81b…に接続され、ソース場Sa,S b…はそれぞれ共進ソース線82a,82bに接続されている。

液晶表示パネルの駆動回路は、医値信号v1のサンプリング信号を対応するソース隔ちa, Sb…に供給するソース駆動回路20sと、垂直転出レジスタ6aの垂直選択信号v11a, v11bを対応するゲート場Ga, Gb…に供給するゲート駆動回路20sとを有している。

菌像信号を一度サンプリングしてから液晶表示パ ネルの共通ソース最に印加しなければならないた め、ソースはに信号を印加するためのソース駆動 国路は正確なアナログ電圧が出力できるサンプル ホールド回路と出力バッファ回路が必要となる。

例えば現在のMOSしSI技術では主数十mv 以下の出力パラツキになるようにソース駆動回路 を『C化するのは困難である。

ソース駆動回路が土政十m v パラツクト液晶表示パネルに表示ならとして表われてくる欠点があった。

(護題を解決するための手段)

本発明の液晶表示パネルの駆動回路は、マトリックス状に配置された複数のFETスイッチ素子と復数の液晶表示素子を備えた複数の面影を有し、前配FETスイッチ素子のソースをそれが平方向毎に共通ソース単に接続し、かつ前記共通ソース単に役割した液晶表示パネルの前記共通ソース単に、ランプパルス発生回路の出力するランプ

第4回は第3回の回路の動作を説明するための 各部の電圧波形図である。

液晶表示パネル7の共通ゲート級 8 1 a. 8 1 b…はゲート駆動回路 2 0 gの差直を送レジスタ 6 aにより選択され、液晶表示パネル7の水平のスイッチ素子Q1a,Q1bをオンにする。

液晶表示パネルでに表示するための面像信号 vaはソース駆動回路 2 0 s の水平転送レジスタ 1 aにより選択されたサンブルホールド 回路 1 0 a、10 bのスイッチQ10a、Q10 b…によりホールドコンデンサC10a、C10 b…に充電される。

充電された面像サンアリング信号はバッファアンア9 a. 9 b を選して液晶表示パネル 7 の共通ソース練 g 2 a. g 2 b を充電し、墨直転送レンスタ6 a により選択されている液晶パネルの各水平スイッチ素子Q 1 a. Q 1 b … を介して液晶表示素子C 1 a. C 1 b … を充電して表示をする。
【発明が解決しようとする護題】

上述した従来の液晶表示パネルの駆動回路は、

(実施例)

次に、本発明について図面を参照して説明する。

特閒平4-70897(3)

第1団は本発明の一実集例の回路図である。

1 11 4

液晶表示パネルの認動回路は、高級信号に対応するパルス個変調信号を水平方向に選択して液晶表示パネル8のゲート組GA、GB…に供給する。ゲート駆動回路20Gと、ランアパルスを重度方向に選択してパネル8のソース幅SA。SB…に供給するソース駆動回路20sを有している。

液晶表示パネル8は、第3回の従来の液晶表示 パネル7と異なるゲート幅GA、GB…とソース 個SA、SB…が水平転送レジスタ1と垂直転送 レジスタ6に対して入換って接続している。

ゲート駆動回路20Gは、面低信号 v 9 を入力してディジタル面低信号 v 2 を出力する A 力してディジタル面低信号 v 2 を入力してラッチ回路2a。2 b … に多ピットのデータをラッチに対応したデータをラッチは G 号 v 4 を入力してそれぞれインバータ4 a .

4 b …を介して、液晶表示パネル 8 のゲート 塩 G A 。 G B … に面像は 9 v 9 の大きさに 匹じた パルス幅のゲートは 9 v 1 a 。 v 1 b を供給する パルス 似変調回路 3 a 。 3 b … とを有している。

ソース駆動回路20Sは、ランプパルスviを全FET量直スイッチQa、Qb…のソースに供給するランプパルス発生回路5と量直スイッチQa、Qb…にゲート電圧v7a、v7b…をソース端SA、SB…の選択された増子に印加するための墨底転送レジスタ6とを有している。

次に回路の動作を説明する。第2図に示すように、ゲート駆動回路20Gの A / D 変換回路10により表示するための函像信号 v 9 をディジタル画像信号 v 2 に変換し、クロック信号 v 1 を入力して1 水平定要分のディジタル画像信号 v 2 を水平転送レジスタ1により水平方向に転送し、ラッチ回路2a,2 b … にラッチする。

ラッチされた面像データはパルス幅変調回路3 a、3b…によって関係データの大きさに対応しただけのパルス幅信号を発生して出力パッファ4

a, 4 b ··· から出力電圧vla, vlb ··· を出力 する。

出力パッファ4 a. 4 b…は液晶表示パネル8の蓄無に対応したゲート地GA. GB…に出力電圧vla. vlb…を供給してFETスイッチ環子Qla. Q2a…をオンにする。

一方、ソース都動回路20gのランプ発生回路により発生したランプ電圧viは、液晶表示パネル8の量度方向のソース場SA、SB…を垂直転送レジスタ6により選択されたFETスイッチQa、Qb…を介して液晶表示銀子Cla、Clb…に与えられる。

このとき、選択されたソース組ま2 a. ま2 b …、例えば、ま2 a に後度された各スイッチ増子Q1 a. Q1 b …は、各共通ゲート組ま1 a. ま1 b …にパッファ電圧 v 1 a. v 1 b …が印加している間、オン状態となり、各スイッチ暗子Q1 a. Q1 b …のドレインに後接された液晶子Q1 a. Q1 b …のドレインに後接された液晶

表示素子Cla, Clb…は各スイッチ素子を介してランプ電圧viが印加されて充電される。

共選ゲート級 & 2 a 、 & 2 b … に印加されているパルスゲート電圧 v l a 、 v l b … がオフとなると、各スイッチ増子 Q l a 、 Q l b … もオフ状態となり、オフになった直前の電圧を保持する。

液晶表示パネル8への各面素に対応した液晶表示パネル8への各面素に対応した液晶表示素子C1a,C1b…の充電は一水平定変期間内、例えば60μgに行なえばよく、パルススに関された出力パルスマ1a。マ1b…のパルススにあって、カロカーを登し、であるため、液晶表示パネルの煙度パラッキは、促来のサンアリングホールド回路による6のに比べて低減される。

(発明の効果)

以上説明したように本発明の液晶表示パネルの 駆動回路およびその駆動方法は、マトリックス状 に配置したステッチ素子と、液晶表示素子から成 る資素を有する液晶表示パネルの同一水平方向の

特閒平4-70897 (4)


図面の簡単な説明

第1図は本発明の一実施例の回路図、第2図は 第1図の回路の動作を説明するための各部の電圧 被形図、第3図は従来の液晶表示パネルの駆動回 路の一例の回路図、第4図は第3図の回路の動作 を説明するための各部の電圧波形図である。

1 … ランアパルス発生回路の出力電圧、 v 1 a. v 1 b … 出力パッファ出力電圧、 v 2 a. v 2 b … スイッチ Q a. Q b の出力電圧、 v 8 a. v 8 b … スイッチ Q 1 0 a. Q 1 0 b … のゲート電圧、 v 7 a. v 7 b … 最直転送レジスタの力電圧、 v 1 0 a. v 1 0 b … 出力アンプ 9 a. 9 b … の出力電圧、 v 1 1 a. v 1 1 b … 共通ゲート観象 1 a. \$ 1 b … の電圧.


代理人 弁理士 内 原 智


1 ··· 水平転送レジスタ、2 a . 2 b ··· ラッチ回 器、3 a、3 b ... パルス幅変調回路、4 a、4 b …出力パッファ、5…ランプパルス発生回路、6 … 垂直転送レジスタ、7… 液晶表示パネル、8… 液晶表示パネル、9a.9b…出力パッファ、1 D···A/D 受換回路、Qa, Qb··· 道択スイッチ、 Qla, Qlb, Q2a, Q2b…スイッチ案子、 QlDa. Q10b ... x 1 y f . Cla, Clb. Cla, Clb…液晶表示素子、ClBa, Cl 0 b …ホールドコンデンサ、81a.81b…共 道ゲート級、』2 a、』2 b … 共通ソース線、T 1…クロック入力塩子、T2…データ信号入力塩 子、T3…ラッチ信号入力超子、T4…パルス質 変調用パルス信号入力増子、T5…クロック入力 増子、T6…スタート億号入力増子、T7… 画像 信号入力端子、T8…クロック入力端子、V1… クロックは号電圧、v 2 m データ信号電圧、v 3…ラッチ信号電圧、V4…パルス観変調用パル ス信号電圧、VS…クロック信号電圧、V6…ス タート信号電圧、 v 9 … 面值信号入力電圧、v




第 3 図

特周平4-70897 (5)





特閒平4-70897(6)



-882-

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.